低抖動時鐘發生器芯片廠家

低抖動時鐘發生器芯片廠家是一種基于PLL的時鐘發生器，采用ADPLL（全數字鎖相環）技術，以實現的高頻低相噪性能，并具備低功耗和高PSNR能力，可實現小于0.3ps RMS的相位抖動性能。

低抖動時鐘發生器芯片廠家可輸出差分100MHz，125MHz，156.25MHz和單端33.33MHz CPU時鐘，同時輸出6路25MHz緩沖參考時鐘。

? 主要特性

l 7路單端LVCMOS輸出，輸出阻抗為30Ω；

l 3對LVPECL輸出

-- 1路差分LVPECL輸出對(QA，nQA)的輸出頻率為156.25 MHz

-- 2路可選的差分LVPECL輸出對(QB，nQB和QC，nQC)的輸出頻率為100 MHz和125 MHz

l 1路單端LVCMOS輸出（QD）的頻率為33.33MHz CPU時鐘

l 可選外部晶體或單端輸入源

l 晶體振蕩器接口用于25MHz晶體

l DCO頻率：2.5GHz

l 125MHz下的RMS相位抖動，使用25MHz晶體（12kHz~20MHz）：0.188ps（典型值）

l 電源噪聲抑制PSNR：-70dB

l +3.3 V電源電壓

l -40°C至85°C環境工作溫度

l 無鉛（RoHS 6）封裝

l 40引腳VFQFN封裝6.0 × 6.0 × 0.85mm

? 時鐘芯片應用場景

l 無線基站

l 以太網線卡，交換機和路由器

l SCSI，SATA，and PCI-express

l 低抖動，低相噪時鐘發生器

賽思是一家為萬物互聯同頻的時頻科技企業，基于業界的時頻科研與方案能力，賽思打造出軟硬一體化的時頻產品體系，面向電力、交通、通信、智能樓宇、數據中心、前沿領域等核心場景提供解決方案，持續為客戶和社會創造價值。

浙江賽思電子科技有限公司成立于2013年，注冊資金2.15億人民幣，總部位于浙江嘉興科技城，全球研創總部位于北京中關村科幻產業創新中心，另設有西安、成都、武漢、深圳研發分部。總部占地面積20多畝，擁有近2萬平的研發辦公場所。

浙江賽思電子科技有限公司是、、、、企業、國家、專精特新“小巨人”企業。

，擁有國內時頻行業技術；

自有FPGA守時和授時算法，可提升時鐘守時和授時能力；

自研TDC技術，可提升PTP打戳精度；

采用kalman濾波算法和智能參數匹配和PI控制，可實現高精度馴服控制；

具有硬件設計與軟件深度定制開發能力，可提供定制化解決方案；

所有時頻關鍵技術都有自研能力，無需外協功能模塊，可快速定位和解決產品問題；

具有時頻大型組網和管理能力，可以為社會各行各業的系統精準運行做到保障傳輸、降低延時與通信加密的護航作用。